PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-347623

(43) Date of publication of application: 15.12.2000

(51)Int.CI.

G09G 3/30

G09G 3/20

(21)Application number: 11-219366

(71)Applicant: SEIKO EPSON CORP

(22)Date of filing:

03.08.1999

(72)Inventor: MAEDA HIROSHI

(30)Priority

Priority number: 11094343

Priority date: 31.03.1999


Priority country: JP

(54) ELECTROLUMINESCENCE DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an electroluminescence display device capable of simplifying manufacturing processes, easily adjusting a current value flowing in an electroluminescence element, and stabilizing operation.

SOLUTION: This electroluminescence display device comprises a display part including single pixel electroluminescence elements for a plurality of pixels. A driving circuit 50 for driving the single pixel electroluminescence element 30 is structured as follows; the driving circuit 50 includes a plurality of driving transistors Q1, Q2, Q3 for driving the single pixel electroluminescence element 30 and resistors R1, R2, R3 for restricting a current value flowing to the electroluminescence element respectively connected with the driving transistors Q1, Q2, Q3 in series. Display of a plurality of gradations is provided by selecting and operating each of the driving transistors Q1, Q2, Q3.



LEGAL STATUS

[Date of request for examination]

26.09.2003

[Date of sending the examiner's decision of rejection] -

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-347623 (P2000-347623A)

(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.Cl.7		識別記号	FΙ		5	-71-ド(参考)	
G09G	3/30		G 0 9 G	3/30	K	5 C O 8 O	
	3/20	641		3/20	641D		
		6 4 2			6 4 2 B		
					642C		

審査請求 未請求 請求項の数13 OL (全 7 頁)

(21)出願番号	特願平11-219366	(71)出顧人	000002369
			セイコーエプソン株式会社
(22)出顧日	平成11年8月3日(1999.8.3)		東京都新宿区西新宿2丁目4番1号
		(72)発明者	前田 浩
(31)優先権主張番号	特願平11-94343		長野県諏訪市大和3丁目3番5号 セイコ
(32)優先日	平成11年3月31日(1999.3.31)		ーエプソン株式会社内
(33)優先権主張国	日本 (JP)	(74)代理人	100079108
			弁理士 稲葉 良幸 (外2名)
		Fターム(参	考) 50080 AA06 BB05 DD05 EE29 FF03
			FF09 JJ02 JJ03 JJ06


(54)【発明の名称】 エレクトロルミネセンス表示装置

(57)【要約】

【課題】 製造工程の簡素化を図りエレクトロルミネセンス素子に流れる電流値の調整を簡単にし動作を安定させたエレクトロルミネセンス表示装置の提供。

【解決手段】 このエレクトロルミネセンス表示装置 1 は、1 画素のエレクトロルミネセンス素子を複数画素分配置して表示部を構成してなる。1 画素分エレクトロルミネセンス素子30を駆動する駆動回路50は次のように構成されている。すなわち、駆動退路50は、1 画素分のエレクトロルミネセンス素子30を駆動する複数の駆動トランジスタQ1、Q2、Q3と、各駆動トランジスタQ1、Q2、Q3にそれぞれ直列接続され前記エレクトロルミネセンス素子への電流値を規制する抵抗R

1. R2. R3とからなる。前記各駆動トランジスタQ 1. Q2. Q3を選択して動作させることにより複数階 調の表示を可能としている。



【特許請求の範囲】

【請求項1】 1画素分のエレクトロルミネセンス素子 を複数画素分配置して表示部を構成してなるエレクトロ ルミネセンス表示装置において、

1 画素分のエレクトロルミネセンス素子を駆動する複数 の駆動トランジスタと、

前記各駆動トランジスタにそれぞれ直列接続され前記エ レクトロルミネセンス素子への電流値を規制する抵抗と を備え、

前記各駆動トランジスタを選択して動作させることによ 10 り複数階調の表示を可能としたことを特徴とするエレク トロルミネセンス表示装置。

【請求項2】 前記各駆動トランジスタは実質的に同一 相互コンダクタンスを備え、前記各抵抗は抵抗値がそれ ぞれ異なるものであることを特徴とする請求項1記載の エレクトロルミネセンス表示装置。

【請求項3】 前記各駆動トランジスタは、薄膜トラン ジスタであって、ゲートの幅 (W) と長さ(L)の比 (W/L)が等しいことを特徴とする請求項3記載のエ レクトロルミネセンス表示装置。

【請求項4】 前記各駆動トランジスタはほぼ同一特性 を持つことを特徴とする請求項1記載のエレクトロルミ ネセンス表示装置。

前記各抵抗は、電流方向の長さが異なる 【請求項5】 ことによりその抵抗値が異なることを特徴とする請求項 2記載のエレクトロルミネセンス表示装置。

【請求項6】 前記各駆動トランジスタのゲートは、コ ンデンサを介して電源に接続していることを特徴とする 請求項1記載のエレクトロルミネセンス表示装置。

【請求項7】 前記各駆動トランジスタのゲートに接続 30 するコンデンサは、各駆動トランジスタのゲートが延設 された部分と、共通の電極から形成されていることを特 徴とする請求項6記載のエレクトロルミネセンス表示装

【請求項8】 前記各駆動トランジスタは、夫々選択ト ランジスタにより選択して動作されることを特徴とする 請求項1記載のエレクトロルミネセンス表示装置。

【請求項9】 前記各駆動トランジスタを選択する選択 トランジスタの電流方向が同一であることを特徴とする 請求項8記載のエレクトロルミネセンス表示装置。

【請求項10】 前記各駆動トランジスタの電流方向が 同一であることを特徴とする請求項1記載のエレクトロ ルミネセンス表示装置。

【請求項11】 前記複数階調の表示は、動作させる駆 動トランジスタの組み合わせにより行うことを特徴とす る請求項1乃至請求項10のいずれか一項に記載のエレ クトロルミネセンス表示装置。

【請求項12】 前記駆動トランジスタがポリシリコン 薄膜トランジスタであることを特徴とする請求項1乃至

ンス表示装置。

【請求項13】 前記エレクトロルミネセンス素子が有 機エレクトロルミネセンス素子であることを特徴とする 請求項1乃至請求項12のいずれか一項に記載のエレク トロルミネセンス表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は1画素のエレクトロ ルミネセンス素子を複数画素分配置して表示部を構成し たエレクトロルミネセンス表示装置に係り、特に表示部 を構成する各1画素分のエレクトロルミネセンス素子が 複数の駆動トランジスタで選択的に駆動されるようにし たことにより階調表示を可能としたエレクトロルミネセ ンス表示装置に関する。

[0002]

【従来の技術】従来のエレクトロルミネセンス表示装置 は、エレクトロルミネセンス素子からなる表示部と、当 該表示部を駆動する駆動回路とから構成されているもの が知られている。

【0003】このエレクトロルミネセンス表示装置にお 20 ける表示部は、1画素のエレクトロルミネセンス素子を 複数画素分配置してなる。また、このエレクトロルミネ センス表示装置における駆動回路は、例えば特開平8-129359号公報に記載されているように、その表示 部を構成する各1画素分のエレクトロルミネセンス素子 を複数の駆動トランジスタで選択的に駆動できるように したものである。さらに、駆動回路について具体的に説 明すると、複数の駆動トランジスタは並列接続されてい る。これら並列接続した駆動トランジスタはエレクトロ ルミネセンス素子に直列接続されており、さらに、これ ら直列接続した回路が電源に接続されている。

【0004】そして、各駆動トランジスタは、それぞれ 相互コンダクタンスを異にしたもので構成されている。 各駆動トランジスタには、駆動電圧を保持するラッチ回 路が設けられている。これらラッチ回路は、選択トラン ジスタに接続されており、この選択トランジスタから供 給されるアナログ駆動電圧を保持できるようになってい る。

【0005】駆動トランジスタは、ラッチ回路に蓄積さ れた駆動電圧にしたがった電流を流し、エレクトロルミ ネセンス素子に流れる電流値を制御している。

[0006]

【発明が解決しようとする課題】このようなエレクトロ ルミネセンス表示装置であるため、駆動トランジスタの 特性(しきい値、移動度)がエレクトロルミネセンス素 子毎にばらついていると、画素毎のエレクトロルミネセ ンス素子を流れる電流値にばらつきを生じ、画素によっ て輝度がばらつくという問題点があった。

【0007】また、各駆動トランジスタの相互コンダク 請求項11のいずれか一項に記載のエレクトロルミネセ 50 タンスを個々に異ならせることは製造工程が複雑にな

り、好ましくないという問題もあった。

【0008】さらに、各駆動トランジスタのラッチ回路 にアナログ駆動電圧を与えることは、そのアナログ駆動 電圧を設定することについて細かい調整が必要となると いう問題もあり、また、周囲温度や使用の状態により動 作状態が不安定になるという問題もあった。

3

【0009】そとで、本発明の目的は、上述した問題点を解決し、製造工程の簡素化を図り、かつ、エレクトロルミネセンス素子に流れる電流値の調整を簡単にし、かつ、動作を安定させたエレクトロルミネセンス表示装置 10を提供することにある。

[0010]

【課題を解決するための手段】上記目的を達成するために、本発明に係るエレクトロルミネセンス表示装置は、 1画素分のエレクトロルミネセンス素子を複数画素分配置して表示部を構成してなるエレクトロルミネセンス表示装置において、1画素分のエレクトロルミネセンス素子を駆動する複数の駆動トランジスタと、前記各駆動トランジスタにそれぞれ直列接続され前記エレクトロルミネセンス素子への電流値を規制する抵抗とを備え、前記 20 各駆動トランジスタを選択して動作させることにより複数階調の表示を可能としたことを特徴とするものである

【0011】本発明によれば、駆動トランジスタはデジタル動作するだけであってアナログ動作させないので動作が安定しており、しかも、エレクトロルミネセンス素子に流れる電流値を抵抗によって簡単に規制させることができるため調整が容易である。

【0012】本発明の他の形態では、前記各駆動トランシスタは実質的に同一相互コンダクタンスを備え、前記 30 各抵抗は抵抗値がそれぞれ異なるものであることを特徴としている。これにより、抵抗値の設定が容易なことから電流値の設定を確実にできる。

【0013】また、前記各駆動トランジスタは、薄膜トランジスタであって、ゲートの幅(W)と長さ(L)の比(W/L)が等しいことを特徴とする。

【0014】また、前記各駆動トランジスタはほぼ同一特性を持つことを特徴とする。これにより、各駆動トランジスタを製造する工程を同一化することができる。

【0015】また、前記各抵抗は、電流方向の長さが異 40 なることによりその抵抗値が異なることを特徴とする。

【0016】本発明の他の形態では、前記各駆動トランジスタは、前記各駆動トランジスタのゲートが、コンデンサを介して電源に接続している。

【0017】そして、前記各駆動トランジスタのゲート に接続するコンデンサは、各駆動トランジスタのゲート が延設された部分と、電源に接続する共通の電極との間 に形成されている。

【0018】また、他の形態において、前記各駆動トラ ン)に、抵抗R2の他端は駆動トランジスタQ2の一方ンジスタは、夫々選択トランジスタにより選択して動作 50 の電極(ドレイン)に、抵抗R3の他端は駆動トランジ

されることが好ましい。

【0019】本発明の他の形態では、前記各駆動トランジスタを選択する選択トランジスタの電流方向が同一であることを特徴とする。

【0020】本発明の他の形態では、前記各駆動トランジスタの電流方向が同一であることを特徴とする。

【0021】本発明の他の形態では、前記複数階調の表示は、動作させる駆動トランジスタの組み合わせにより 行うことを特徴としている。

【0022】本発明の他の形態では、前記駆動トランジスタがポリシリコン薄膜トランジスタであることを特徴としている。これにより、駆動トランジスタの占有面積を縮小することができる。また、スイッチングスピードを向上させることもできる。

【0023】本発明の他の形態では、前記エレクトロルミネセンス素子が有機エレクトロルミネセンス素子であることを特徴としている。

[0024]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0025】図1は、本発明の実施の形態に係るエレクトロルミネセンス表示装置を示す図である。この図1において、エレクトロルミネセンス表示装置1は、複数のエレクトロルミネセンス素子によって構成される表示部3と、この表示部3を駆動する駆動回路5とからなる。このエレクトロルミネセンス表示装置1において、表示部3は、1画素のエレクトロルミネセンス素子を複数画素分配置して構成されている。この駆動回路5には、エレクトロルミネセンス素子を選択するとともに階調表示をさせる選択信号5 t 1、St 2、・・・と、画像信号Sg 1、Sg 2、・・・とが入力されている。

【0026】との選択信号St1、St2、・・・と画像信号Sg1、Sg2、・・・との駆動信号によって各画素のエレクトロルミネセンス素子が点灯/消灯し、また、階調表示が可能になっている。

【0027】図2は、同エレクトロルミネセンス表示装置の1画素分のエレクトロルミネセンス素子と駆動回路を示す回路図である。この図2において、符号30は1画素分のエレクトロルミネセンス素子であり、エレクトロルミネセンス素子30は、図2では、タイオードとして表示されている。このエレクトロルミネセンス素子30のカソードはアースに接続されている。また、エレクトロルミネセンス素子30のアノードは、抵抗R1、R2、R3の各一端に接続されている。

【0028】また、1画素分のエレクトロルミネセンス素子30を駆動する駆動回路50は、次のように構成されている。抵抗R1の他端はポリシリコン薄膜トランジスタ(駆動トランジスタ)Q1の一方の電極(ドレイン)に、抵抗R2の他端は駆動トランジスタQ2の一方の電極(ドレイン)に、抵抗R3の他端は駆動トランジ

スタQ3の一方の電極(ドレイン)に、それぞれ接続されている。また、各駆動トランジスタQ1, Q2, Q3 の各他方の電極(ソース)は電源Vの正極に接続されている。

【0029】駆動トランジスタQ1のゲートは、コンデンサC1を介して電源Vの正極に接続されるとともに、 選択トランジスタQ4の一方の電極(ドレイン)に接続 されている。

【0030】駆動トランジスタQ2のゲートは、コンデンサC2を介して電源Vの正極に接続されるとともに、選択トランジスタQ5の一方の電極(ドレイン)に接続されている。駆動トランジスタQ3のゲートは、コンデンサC3を介して電源Vの正極に接続されるとともに、選択トランジスタQ6の一方の電極(ドレイン)に接続されている。

【0031】また、選択トランジスタQ4のゲートには選択信号St1が、選択トランジスタQ5のゲートには選択信号St2が、選択トランジスタQ6のゲートには選択信号St3がそれぞれ供給されるようになっている。また、選択トランジスタQ4の他方の電極(ソース)には画像信号Sg1が、選択トランジスタQ5の他方の電極(ソース)には画像信号Sg2が、選択トランジスタQ6の他方の電極(ソース)には画像信号Sg3が、それぞれ供給されるようになっている。

【0032】 coscont continuous c

【0033】また、上記各駆動トランジスタQ1,Q2,Q3は、ほぼ同一特性、特にほぼ同一相互コンダクタンスを備えたもので構成すればよい。すなわち、各駆動トランジスタQ1,Q2,Q3は、薄膜トランジスタとして製造するときに、ゲートの幅(W)とゲートの長さ(L)との比(W/L)を等しくすることにより、相40互コンダクタンスをほぼ等しいものとする。また、前記各抵抗R1,R2,R3は、抵抗値がそれぞれ異なるもので構成している。

【0034】このような構造のエレクトロルミネセンス

表示装置の1画素分の回路の動作を説明する。

【0035】選択信号St1,St2,St3が3つ同時にオンになると、選択トランジスタQ4,Q5,Q6が選択される。一方、当該選択信号に同期してハイ(「H」)またはロー(「L」)のデジタル画像信号Sg1,Sg2,及び/又はSg3を選択トランジスタQ4,Q5,Q6に供給すると、対応する選択トランジスタタを通じてコンデンサC1,コンデンサC2,及び/又はコンデンサC3に電荷が蓄積され、「H」または「L」が保持される。

6

【0036】そのコンデンサC1、コンデンサC2、及び/又はコンデンサC3に保持された電圧により、駆動トランジスタQ1、Q2、及び/又はQ3のゲートに電圧がかかり、対応する駆動トランジスタはオン状態になる。そして、電源Vの正極から駆動トランジスタQ1、Q2、及び/又はQ3を通り、抵抗R1、R2、及び/又はR3を通ってエレクトロルミネセンス素子30に電圧が供給されて、エレクトロルミネセンス素子30に電流が流れる。この電流値は、抵抗R1、R2、及びR3 によって規制される。

【0037】そして、駆動回路50は駆動トランジスタQ1,Q2,Q3の3個を備えていることから、駆動トランジスタQ1,Q2,Q3のオン状態を選択することにより、オンさせる駆動トランジスタの組み合わせを2³(=8)通り形成することができる。これにより、2³(=8)通りの電流値をエレクトロルミネセンス素子30に流すことができる。これにより、エレクトロルミネセンス素子30に流すことができる。これにより、エレクトロルミネセンス素子30を8通りの階調に発光させることができる。

50 【0038】 ことで、抵抗R1, R2, R3の値と、駆動トランジスタQのオン抵抗をrとし、エレクトロルミネセンス素子30は電流値に比例した輝度で点灯するものとすると、例えば、

(R1+r): (R2+r): (R3+r) = 1:2:

となるように設定する。

【0039】したがって、駆動トランジスタQ1,Q2,Q3をオンとする組み合わせを表1のようにすることにより、エレクトロルミネセンス素子30に流す電流を8段階に制御することができる。すなわち、エレクトロルミネセンス素子30を8階調の輝度で表示させることができる。

[0040]

【表1】

	·	T	
電流比	91	Q2	Q3
1	オン	オン	ー オン ・
6 / 7	オ ン	*ン	イー・・・ オツ
5/7	オン	*7	オン
4/7	1 オン	1 *7	1 17
3/7	* 7.	オン	1 オン
2/7	オフ	オン	T オフ
1/7	 	#7	オン
0	オフ	オフ	 オフ

これら駆動トランジスタQ1、Q2、Q3を駆動する信・ 号は、画像信号Sg1, Sg2, Sg3により各画素に 20 供給される。

【0041】なお、以上の回路動作の説明は、選択信号 St1、St2、St3が3つ同時にオンになった場 合、即ち選択トランジスタQ4, Q5, Q6が同時に選 択された場合を取り上げたが、これに限らず、選択トラ ンジスタQ4, Q5, Q6の選択時間をずらし、画像信 号Sgl, Sg2, Sg3との組み合わせのバリエーシ ョンにより、種々の信号電圧の与え方も可能である。

【0042】次に、上記エレクトロルミネセンス表示装 置1の回路構成を基板上に実現するための素子構造につ 30 向、即ちトランジスタ内でキャリアの流れる方向が同一 いて説明する。図3は、エレクトロルミネセンス表示装 置の1画素分の素子配置の一例を平面的に示した図であ る。

【0043】図3に示されるように、エレクトロルミネ センス表示装置1は全体として略長方形の平面形状を備 えている。このエレクトロルミネセンス表示装置1のう ち図示右側の領域に、エレクトロルミネセンス素子から なる逆L字状のEL領域が配されている。当該EL領域 の上面全体は、電極(陰極)に覆われている。

【0044】EL領域は、その下面全体を、「TOから 40 なる透明電極に覆われている。透明電極ITOは、アル ミニウムの配線AL4を介してコンタクトホールh1~ h3に接続され、抵抗R1,R2,R3の各一端に接続 されている。これらの抵抗はポリシリコンからなり、抵 抗の電流方向の長さを各抵抗間で異なるようにして、抵 抗値が異なるようになっている。 具体的には、抵抗R 3 が最も長く、抵抗R2がこれに次ぎ、抵抗R1が最も短 くなっている。これらの抵抗は、エレクトロルミネセン -ス表示装置1のうち図示中央部上半分の領域に配され、 抵抗R3は最も外側に、抵抗R2はその次に、R1は最 50 端(ソース)は、それぞれコンタクトホールh19 $\sim h$

も内側に配されている。

【0045】抵抗R1, R2, R3の各他端は、コンタ クトホールh4~h6を介してアルミ配線AL1~AL 3に接続され、それぞれコンタクトホールh7~h9を 介して、駆動トランジスタQ1, Q2, Q3の各一端 (ドレイン) に接続されている。各駆動トランジスタ は、ソース及びドレイン領域をポリシリコンで形成した ポリシリコン薄膜トランジスタである。3つの抵抗R 1、R2、R3の長さが異なっているので、駆動トラン ジスタQ1, Q2, Q3は図示左右方向に互いにずれた 位置に配されている。そして、いずれも同一の電流方 となるように配されている。

【0046】駆動トランジスタQ1, Q2, Q3の各他 方の電極 (ソース) は、コンタクトホール h 9~ h 1 2 を介して各トランジスタに共通のアルミニウム電極(陽 極AL5) に接続されている。更に、駆動トランジスタ Q1, Q2, Q3の各ゲートg1, g2, g3は、上記 共通のアルミニウム電極AL5との間に、それぞれ容量 C1, C2, C3を形成している。駆動トランジスタQ 1, Q2, Q3の各ゲートg1, g2, g3は、更に、 コンタクトホールト 1.3~ h 1.5 及びコンタクトホール h 16~h 18を介してそれぞれ選択トランジスタQ 4, Q5, Q6の各一端(ドレイン)に接続されてい る。ここで、駆動トランジスタQ1, Q2, Q3が図示 左右方向に互いにずれた位置にあるため、各駆動トラン ジスタのゲートから選択トランジスタQ4, Q5, Q6 のドレインに対する接続線は、そのまま直線的に図示下 方に伸ばすだけで、互いに重なることなく各選択トラン ジスタに接続することができる。

【0047】選択トランジスタQ4、Q5、Q6の各他

21を介して画像信号Sgl, Sg2, Sg3の信号線 に接続される。選択トランジスタQ4, Q5, Q6の各 ゲートは、それぞれ選択信号Stl, St2, St3を 供給する各走査線に接続される。

【0048】図4は、図3のA-A'線断面図である。 ガラス基板41上には、例えばSi〇2 からなる下地酸 化膜42が積層される。

【0049】その上には、ポリシリコン領域43が形成。 され、当該領域の図示左側の部分は駆動トランジスタQ 3のソース及びドレインを構成し、図示右側の部分は電 10 流制御のための抵抗R3を構成する。

【0050】下地酸化膜42及びポリシリコン領域43 の上には、絶縁膜の層44が形成されている。この絶縁 膜の上には駆動トランジスタQ3のゲート端子g3が配 され、更にその上にも、当該ゲート端子g3を包み込む ように絶縁膜45が形成されている。

【0051】また、絶縁膜44及び45は一部がエッチ ングされ、その上に、アルミ配線AL4、アルミ配線A L3及びアルミ電極AL5を構成するアルミ層46が形 成される。その上面を絶縁膜47が覆い、さらにその上 20 面には、ITOでなる透明電極が、抵抗R3を構成する ポリシリコン領域43と、アルミ層46を通じて接続し つつ、上記駆動トランジスタQ3や抵抗R3と重ならな いように図示右側の領域に延在する。この透明電極IT Oの上面に、エレクトロルミネセンス素子EL及び絶縁 膜48が積層されている。このエレクトロルミネセンス 素子及び絶縁膜48の上面全体にわたって、陰極の層4 9が形成されている。

【0052】なお、この実施例では、抵抗R3と駆動ト ランジスタQ3のドレインとの接続部は、それぞれの端 部に別個のコンタクトホールh 6 及びh 9 を設け、これ らコンタクトホール間をアルミニウム配線AL3で接続 している。これに対する変形例として、コンタクトホー ルh6、h9、アルミニウム配線AL3を設けることな く、抵抗R3が直接駆動トランジスタQ3のドレインに 接続されるようにポリシリコン層43がつながれた設計 とすることもできる。抵抗R2と駆動トランジスタQ 2、抵抗R1と駆動トランジスタQ1の接続部も、同様 にポリシリコン層を直接つなげることができる。これに より、駆動回路のスペースを節減することができる。

【0053】本発明の実施の形態によれば、次のような

【0054】(1)各駆動トランジスタQ1, Q2, Q 3はデジタル動作するだけであってアナログ動作させな いので動作が安定している。

【0055】(2)エレクトロルミネセンス素子に流れ る電流値は抵抗によって簡単に規制させることができる ため調整が容易である。

【0056】(3)前記各駆動トランジスタはほぼ同一 特性を持つもので構成したので、駆動トランジスタを製 50 造する工程が同一の製造工程ですむ。

【0057】(4)前記駆動トランジスタはポリシリコ ン薄膜トランジスタで構成したので、占有面積が少なく て済み、駆動回路全体を小型化することができる。ま た、スイッチングスピードを向上させることもできる。 【0058】なお、上記回路の説明は、1画素分のエレ クトロルミネセンス素子30について説明したが、表示 部を構成する他のエレクトロルミネセンス素子について

10

も全く同様に動作する。 【0059】また、上記実施の形態では、エレクトロル ミネセンス素子は電流値に比例して輝度が変化するもの として説明したが、もちろん、輝度が電流値に比例しな いものがあり、この場合には、輝度の階調が表れるよう

【0060】さらに、上記実施の形態では、駆動トラン ジスタQ1、Q2、Q3の3個で構成したが、階調数が 少なくてよければ2つの駆動トランジスタで構成しても よいし、さらに多くの階調を得たい場合には駆動トラン ジスタを4つ以上で構成すればよい。

【0061】上記実施の形態では、エレクトロルミネッ センス素子として、例えば、有機エレクトロルミネッセ ンス素子を用いることができる。

[0062]

に電流設定すればよい。

【発明の効果】本発明によれば、各駆動トランジスタQ 1, Q2, Q3はデジタル動作するだけであってアナロ グ動作させないので動作が安定しており、また、エレク トロルミネセンス素子に流れる電流値は抵抗によって簡 単に規制させることができるため調整が容易であり、さ らに、前記各駆動トランジスタはほぼ同一特性を持つも 30 ので構成したので、駆動トランジスタを製造する工程が 同一の製造工程ですむという効果がある。

【図面の簡単な説明】


【図1】本発明の実施の形態によるエレクトロルミネセ ンス表示装置を示すブロック図である。

【図2】同実施の形態によるエレクトロルミネセンス表 示装置の1画素分のエレクトロルミネセンス素子と駆動 回路とを示す回路図である。


【図3】上記エレクトロルミネセンス表示装置の1画素 分の素子配置の一例を平面的に示した図である。

【図4】図3のA-A′線断面図である。 【符号の説明】


- 1 エレクトロルミネセンス表示装置
- 3 表示部
- 5 駆動回路
- 30 1画素分のエレクトロルミネセンス素子
- 50 1画素分の駆動回路
- Q1, Q2, Q3 駆動トランジスタ
- Q4, Q5, Q6 選択トランジスタ
- R1, R2, R3 抵抗







【図4】



THIS PAGE BLANK (USPTO)